林欢

Rust 编写的多协议 LLM API 网关，兼容 OpenAI / Anthropic / Gemini

RustAxumTokioSeaORMWASM

仓库

以 DCP 为状态的 FPGA 后布线时序优化 Agent

PythonVivadoRapidWrightLLM Agent

仓库

• 以 DCP 为优化状态，根据关键时序路径、路由延迟、拥塞和高扇出等物理设计证据规划局部 ECO，并通过合法性与时序结果验证，支持执行、回滚与记录。
• 封装 Vivado/RapidWright 结构化操作，覆盖关键网络重布线、驱动复制、局部重布局、逻辑重构、区域约束与全局 fallback；仅接受合法候选。
• 在 35 个 UltraScale+ 后布线 DCP 上实现验证通过的 Fmax 几何平均提升 22.30%，优于 DATuner 的 15.14% 和通用 Codex Agent 的 9.78%；相较 DATuner 平均加速 6.4×，平均每个 DCP 成本 0.16 美元，为通用 Codex Agent 的 1/24.5。

• 在同一可重构 CGRA 上加速三种国密后量子 KEM（Aigis-1024、PolarLAC-256、Scloud+-256）：基于逐函数周期剖析完成软硬件划分，将 26 个 C 内核映射为 75 套 CGRA 配置，覆盖 NTT、多项式乘、矩阵乘与打包。
• 面向 KEM 优化阵列与运行时：NTT 七级全程常驻片上存储（Aigis 解封装 252k → 130k 周期）、任务链整体提交硬件队列、共享 Keccak 单元；Scloud+ 的 1184×1184 矩阵逐行生成即用，免去 2.8 MB 存储，单请求 CPU 开销由约 3 亿周期降至 50 万以内；8 上下文交错调度 CPU 与加速器。
• 完整 SoC（Rocket CPU + 8×32 CGRA）周期精确 RTL 仿真下，三种算法的密钥生成、封装、解封装全部达到单引擎验收指标（Aigis 5000 / PolarLAC 4000 / Scloud+ 1000 ops/s），其中解封装分别为 5583 / 4289 / 1025 ops/s，输出与官方参考实现逐字节一致。
• 40 nm LP 工艺综合（布局前）：通过切断关键路径将频率由 346 MHz 提升至 499.75 MHz，时钟门控等手段将阵列功耗由 2.53 W 降至 0.89 W；CGRA 面积 16.3 mm²，较三套专用 HLS ASIC 合计 21.0 mm² 小约 22%。

• 将既有空间型 CGRA 扩展为多上下文时间型架构，同步改造 LLVM 编译器、硬件生成器与映射器，并设计配置 / 缓存寄存器的时空复用机制。
• 发现计算与 I/O 节点数量相同的功能等价 DFG，仍可能因连接结构不同表现出明显的吞吐差异。
• 基于布局、调度与路由结果构建映射驱动的编译优化，将路由冲突与拥塞反馈映射回 DFG，自动选择语义保持图变换以降低 II、提升映射成功率。

• 基于 LLVM 开发源码到源码转换插件，将直接递归函数展平为非递归迭代结构，兼容 Bambu HLS。
• 采用模块化设计，为间接递归和复杂调用图扩展保留接口；完成原型验证。

• 熟悉组内原有性能分析框架并完成基准测试；针对其耦合度高、难以维护的问题，主导新一代分析式估算框架开发，先以 DeepSeek V4-Pro 打通完整链路，再扩展到多个主流大模型族，结果与原框架对齐。
• 根据模型 Datasheet 与行为描述完成模型配置、算子特征及执行行为的适配与校准；新增 DDR/SSD 二级缓冲性能与容量估算、并发推理、前缀缓存与专家权重卸载等场景，结合 Prefill / Decode 分析 TTFT、TPOT、显存及吞吐变化。
• 补充可视化界面与离线部署能力，支撑组内方案比较与容量估算；实习导师综合评价「优秀」。

• 基于内部特殊函数计算 IP 设计可编程矢量计算单元，将 CGRA 中的可配置路由与配置寄存器机制迁移至矢量数据通路，实现多类特殊函数计算的运行时配置与复用。
• 配合完成 NPU Runtime 接入与指令接口适配，补充指令定义、调用约束及验证用例，并将重复调试流程封装为 LLM Skill 辅助联调。

• FPGA 后布线优化赛道最终成绩 Top 4/66，获得赛事奖金。
• 在 7 个 Benchmark 上均取得正向 Fmax 提升，平均提升 56.1 MHz，最高提升 85.4 MHz。

• 在 FPT 2026 报告 PACT；论文主页汇总方法、35 个设计的逐项结果、报告幻灯片与可复现 Artifact。

• 作为组织者之一筹办 FPT 2025 Workshop，介绍覆盖 MLIR/LLVM 前端编译到 ASIC 实现的开源可重构 SoC 开发框架；负责 Workshop 网站与 Chipyard 环境上手教程。